基于FPGA的3GHDSD-SDI信号光纤传输系统的设计

发布者:admin 发布时间:2019-10-19 13:57 浏览次数:

  信号通过光纤实现无损长距离传输的方法。与传统的传输方案相比,此方案可以完成传输高清视频的平滑升级,并向下兼容现有的视频传输网络,降低了网络的改造升级成本。

  SDI(Serial Digital Interface)是一种“数字分量串行接口”,通过75Ω同轴线缆传输无压缩的数字视频信号。由于串行数字信号的数据率很高,在传送前必须经过处理。用扰码的不归零倒置(NRZI)来代替早期的分组编码,其标准为SMPTE 259M和EBU-Tech-3267,标准包括了含数字音频在内的数字复合和数字分量信号,支持4种速率:143Mbit/s的NTSC制复合编码信号;177.3Mbit/s的PAL制复合编码信号;270Mbit/s的NTSC制和PAL制分量编码信号;360Mbit/s 16:9长宽比的NTSC制和PAL制分量编码信号,其中最常见的是270Mbit/s。在传送前,对原始数据流进行扰频并变换为NRZI码,确保在接收端可靠地恢复原始数据。

  在概念上可以将数字串行接口理解为一种基带信号调制。SDI接口能通过270Mbit/s的串行数字分量信号,对于16:9格式的图像,应能传送360Mbit/s的信号。NRZI码是极性敏感码。用“1”和“0”表示电平的高和低,如果出现长时间的连续“1”或连续“0”,会影响接收端从数字信号中提取时钟。因为串行数字信号接口不单独传送时钟信号,接收端需从数字信号流中提取时钟信号,所以要采用以“1”和“0”来表示有无电平变换的NRZI码。在接收NRZI码流时,只要检出电平变换,就可恢复数据,再经过加扰,连“1”的机会减少,也就使高频分量进一步减少,使解码和提取时钟信息更加容易。实现加扰/解扰的生成多项式为G1(x)=x9+x4+1,该步主要是将数字化的视频信号变成NRZ扰码信号。编码/译码的生成多项式为G2(x)=x+1,该步主要是将上一步生成的NRZ扰码变成对电平极性不敏感、只对电平极性变换敏感的NRZI码。其扰码的原理框图如图1所示。具体实现利用Verilog HDL编程。在接收端,由SDI解码模块从NRZI码流恢复出原数据流。

  按照移动图像和电视工程师协会(SMPTE)制定的清晰度标准要求,SDI可分为:SD-SDI、HD-SDI和3G-SDI。其中:

  由于传输的3G/HD/SD-SDI 信号主要用于广播电视行业,其专业级的指标要求,必须确保输出信号有高稳定性与可靠性。在对信号进行均衡以及

  ,解扰及串并转换,以及后端的输出驱动的处理过程中,均选择GENNUM公司的集成电路实现高清视频信号接口的转换,这样做可以最大限度的保证各相关模块的兼容性,并且具有信号恢复和抖动抑制功能,系统输出接近完美的眼图指标,有利于提高系统的稳定性,降低信号的抖动。本系统的主控模块是FPGA,综合考虑成本、占用面积以及以后的升级,就需要FPGA的内部资源尽量丰富,因此选用Xilinx公司Spartan-3A系列FPGA,该系列FPGA集成了DSP功能,拥有极强的并行处理能力,满足图像和视频处理所需的性能要求,包括压缩(MPEG-2和MPEG-4),色空间转换,图像增强、处理、缩放和识别等;采用SPI PROM模式完成配置,为便于调试,也预留了JTAG接口; 完成图像采集、存储和整个系统的逻辑控制。

  系统分为发射端和接收端。在发射端,信号先经过均衡、串并转换处理,输入到FPGA完成一次复用后,进入高速复接芯片完成二次复用,最后经电光转换模块将其转换为光信号,这样就将3G/HD/SD-SDI信号转变成光信号。在接收端,将接收到的的光信号经光电转换模块转换为电信号,进入高速解复接模块和FPGA中,完成信号解复用和缓存处理后,输入到多速率SDI编码模块,输出原3G/HD/SD-SDI信号。系统原理框图如图2所示。

  将从同轴电缆输入的3G/HD/SD-SDI信号通过SDI均衡模块完成信号

  ,信号经过长距离的传输后在线缆中会产生损耗,经过均衡后,信号质量得到明显的改善。在模块输入引脚处连接75Ω对地电阻进行阻抗匹配。均衡模块对输入信号处理后产生一对差分输出信号,再在两条差分线Ω电阻平衡线间阻抗,将此差分信号输入到多速率SDI接收模块进行时钟恢复和8B/10B解码处理,经串/并转换后产生符合SMPTE 424M/292M/259M标准的20/10bit的并行数据,将此数据送入到FPGA中。数据先缓存在FPGA内部FIFO中,在完成对数据的第一次复用后,复用为10bit的并行数据,输出给高速复接模块,将FPGA输出的低速并行信号复接为高速串行信号,再通过电光转换模块(选用速率为3.125Gbit/s,支持热插拔的SFP光器件)转换为光信号传输到接收端。1.2 接收端

  首先将从光缆得到的光信号通过光电转换模块转换成电信号,将此电信号送给高速解复接模块,将高速串行信号进行串并转换处理,将转换后的并行数据输入到FPGA,由FPGA先缓存在内部FIFO中, 再解复用出符合SMPTE 424M/292M/259M标准的20/10bit的并行数据,然后将此并行数据发送给多速率SDI编码模块,从并行数据中提取出时钟,作为采样时钟,对并行数据进行同步处理,同时提取出图像数据和图像格式信息,完成3G/HD/SD-SDI信号的8B/10B编码,最后输出到接收设备,实现了3G/HD/SD-SDI信号的

  请教:samsung的S3C4510B支持SDRAM的最大容量是多少?是4Mx32bit吗?

  千锋3G学院-C语言基础视频教程-第01讲-数字的进制转换(2)视频教程

  千锋3G学院-C语言基础视频教程-第01讲-数字的进制转换(1)视频教程

  千锋3G学院-C语言基础视频教程-第01讲-数字的进制转换(3)视频教程

  下一篇:为4D无线通信设计基于软件无线电及变宽度SIMD处理器体系结构


上一篇:采用串接式隔离型μModule转换器来增加输出电压和    下一篇:如何将双电源的电路转换成单电源电路