并串转换FPGA电路结构的探讨

发布者:admin 发布时间:2019-10-21 12:15 浏览次数:

  一般情况下我们可以使用一个计数器与数据选择器进行并串转换,如下图的的结构。这个结构通过计数器不断的改变数据选择器的地址端,从而使并行输入的数据,串行的输出。

  这种结构,比较简单,不过有一个问题就是当数据选择器的输入端多了之后从DIN到DOUT的电路级数会增加,时间延迟比较大。

  由,由二选一的数据选择器和寄存器,通过类似移位寄存器的方式进行并串转换。

  我们很明显看出来,无论输入的数目为i多少,路径延迟为一个二选一的数据选择器。


上一篇:求并转串电路设计电路图?    下一篇:你应该知道点高速GTX技术